

Proponente(s)-Orientador(es) /Contacto (e-mail):

- Tiago Gomes, mr.gomes@dei.uminho.pt
- Luís Cunha, id11207@alunos.uminho.pt
- Manuel Rodriguez, id11674@alunos.uminho.pt

Área disciplinar / departamento do primeiro proponente-orientador

IISE/DEI

Tema ou título do projeto

#7: MEMGUARD: Memory Security in RISC-V Systems

Enquadramento e motivação

Em microcontroladores (MCUs), a ausência de suporte em hardware para memória virtual inviabiliza mecanismos clássicos de isolamento baseados em paginação e virtualização. Consequentemente, múltiplas aplicações são tipicamente integradas sobre um *Real-Time Operating System* (RTOS), que fornece escalonamento e abstração de tarefas diretamente sobre memória física. Contudo, em muitas plataformas embebidas, não é possível garantir isolamento forte entre aplicações [1], o que constitui um risco relevante tanto em termos de:

- *Safety* – uma falha numa tarefa pode comprometer o funcionamento global do sistema;
- *Security* – código malicioso ou comprometido pode interferir com dados ou código de outras tarefas.

A arquitetura RISC-V define três modos de execução ou níveis de privilégio: *Machine mode* (mais privilegiado), *Supervisor mode* e *User mode* (menos privilegiado) [2]. Estes modos de execução representam um mecanismo de base para a separação entre componentes de software. No entanto, esta separação não é suficiente para garantir isolamento ao nível da memória entre aplicações que executam no mesmo ou em diferentes níveis de privilégio.

Para mitigar estas limitações, a arquitetura RISC-V introduz mecanismos adicionais de proteção, como o standard *Physical Memory Protection* (PMP), que permite restringir acessos a regiões físicas de memória dependendo da sua configuração e do modo de execução atual do software. Os MCUs RISC-V mais simples implementam tipicamente apenas dois níveis de privilégio: *Machine* (M-Mode) e *User* (U-Mode). Neste modelo, o RTOS executa em M-Mode, enquanto as aplicações executam em U-Mode, sendo o M-Mode responsável pela configuração do PMP e pela definição das políticas de acesso.

Este projeto pretende explorar experimentalmente estes conceitos num ambiente realista, utilizando um processador RISC-V amplamente adotado na indústria e na academia: o CVA6.

Objetivos e resultados esperados

O projeto tem como objetivos principais:

1. Compreender os níveis de privilégio da arquitetura RISC-V.
2. Explorar o funcionamento das primitivas de segurança hardware e o seu modelo de configuração.
3. Implementar um cenário prático de isolamento entre tarefas num RTOS.
4. Avaliar experimentalmente o impacto de configurações corretas e incorretas de proteção.

No final do projeto, os alunos deverão obter um protótipo funcional com um RTOS a executar sobre o CVA6, incluindo múltiplas tarefas em U-Mode e pelo menos uma com comportamento adversarial. O sistema deverá demonstrar, de forma comparativa, o efeito da configuração correta das primitivas de segurança estudadas, evidenciando isolamento efetivo entre tarefas e proteção do software privilegiado na arquitetura RISC-V.

Referências

- [1] Pinto, S., Cunha, L., Oliveira, D., Grisafi, M., Beozzo, E., & Crispo, B. (2025, October). Bridging the Interoperability Gaps Among Trusted Architectures in MCUs. In International Conference on Information and Communications Security (pp. 274-289).
- [2] A. Waterman, K. Asanović, and J. Hauser, eds., "The RISC-V Instruction Set Manual, Volume II: Privileged Architecture," Document Version 20211203, RISC-V International, Dec. 2021.